Синтезируемая RTL-модель сложно-функционального блока интерфейса с внешней памятью

Блок интерфейса с внешней памятью обеспечивает подключение различных устройств к внешней шине процессора, задает необходимые режимы работы этих устройств и осуществляет обмен информацией между ними и внутренними узлами процессора.Суммарное число внешних выводов интерфейса с внешней шиной – 104, в том числе 64 вывода шины данных и 20 выводов шины адресов.

Блок интерфейса с внешней памятью тактируется внешним тактовым сигналом, который может не совпадать по фазе и частоте с тактовым сигналом процессора.Блок интерфейса с внешней памятью поддерживает мультипроцессорный режим работы с общей внешней шиной и имеет два основных режима работы - “Master” и “Slave”.В режиме “Master” процессор является активным устройством, управляющим внешней шиной. В данном режиме блок интерфейса позволяет осуществлять обращения к четырем банкам внешней памяти объемом до 2 Гбайт каждый в режиме произвольного доступа. 

Блок интерфейса с внешней памятью позволяет работать как с 64-разрядными словами данных, так и с 32-разрядными полусловами данных.

Блок интерфейса с внешней памятью обеспечивает работу с микросхемами асинхронной статической памяти (SRAM), синхронной динамической памяти (SDRAM) и синхронной статической памяти (SSRAM) без использования дополнительного внешнего оборудования. Возможность программной настройки интерфейса позволяет эффективно работать с микросхемами внешней памяти различного объёма и быстродействия. Режим регенерации внешней памяти типа SDRAM поддерживается аппаратно. Начальная инициализация микросхем SDRAM может осуществляться как самим процессором, так и внешним устройством. Кроме этого в блоке интерфейса с внешней памятью реализован конвейерный доступ к внешним устройствам с использованием сигналов готовности, что позволяет двум подобным блокам осуществлять обмен данными по внешней шине.

В режиме “Slave” процессор является пассивным устройством, не управляющим внешней шиной. В данном режиме Блок интерфейса с внешней памятью обеспечивает произвольный доступ внешнего устройства к ячейкам внутренней памяти процессора. Блок интерфейса обеспечивает доступ внешнего устройства к внутренней памяти процессора в конвейерном режиме с использованием сигналов готовности. Выборка данных из внутренней памяти и запись данных во внутреннюю память процессора осуществляется только 64- разрядными словами.

Часто задаваемые вопросы