Вакансии

Обязанности:

• разработка RTL-моделей сложно-функциональных блоков (СФ-блоков);
• начальное функциональное тестирование разработанных RTL-моделей СФ-блоков;
• взаимодействие с потенциальными потребителями для уточнения технических требований к СнК в части, реализуемой разрабатываемым СФ-блоком;
• подбор СФ-блоков сторонних производителей;
• интеграция СФ-блоков сторонних производителей в проект разрабатываемой системы на кристалле (СнК) включая интеграционное тестирование;
• сопровождение и контроль функциональной верификации разработанных и приобретенных СФ-блоков;
• сопровождение и контроль интеграции и верификации разработанных и приобретенных СФ-блоков в составе СнК;
• сопровождение разработанных и приобретенных блоков при синтезе схемы и создании топологии СнК, в том числе написание требований к синтезу (SDC);
• ПЛИС-прототипирование СФ-блоков;
• создание технической документации для разработанных СФ-блоков, адаптация документации для приобретённых СФ-блоков;
• техническая поддержка при возникновении вопросов по изготовленным СнК в части разработанных/интегрированных СФ-блоков.

Требования к кандидатам:

• высшее образование, понимание маршрута разработки СФ-блоков для микросхем типа СнК;
• владение языком описания аппаратуры Verilog / SystemVerilog;
• понимание цифровой схемотехники (современная элементная база в микроэлектронике, методы построения различных комбинационных и последовательных логических схем и т.д.);
• понимание принципов построения асинхронных схем;
• знание методов построения СнК и шинной архитектуры ARM AMBA (AXI, APB и т.д.);
• знание ограничений синтеза схем (SDC);
• опыт работы с САПР моделирования Cadence Incisive/Xceluiman, ModelSim, QuestaSim, Vivado.
• базовые знания какого-либо скриптового языка (tcl / shell / perl / python);
• базовые знания языка программирования C/C++;
• знание английского языка на уровне чтения технической литературы и ведения деловой переписки с иностранными партнерами.

Будет плюсом:

• опыт разработки RTL под ASIC;
• владение языком описания ограничений (SDC);
• опыт синтеза схем СФ-блоков;
• опыт работы с системой контроля версий GIT;
• опыт работы с системой контроля ошибок Jira;
• опыт написания bare-metal тестов;
• опыт функциональной верификации СФ-блоков;
• опыт работы с ПЛИС (желательно фирмы Xilinx);
• владение языком описания аппаратуры VHDL.

Условия:

• Оформление в соответствии с ТК РФ, белая з/п, по результату собеседования
• Возможен гибридный режим работы.
• ДМС со стоматологией, кафе на территории, собственный бизнес-центр и производство.
• Созданы условия для профилактики коронавируса и защиты работников.
• М. Аэропорт и платф. Гражданская (МЦД) – шаговая доступность.

Обязанности:

• Высшее образование, профиль ИБ, или профессиональная переподготовка
• Знание основных видов, методов и средств обеспечения ИБ
• Практический опыт настройки и администрирования СЗИ
• Опыт администрирования серверных ОС Linux (RHEL, Debian, Ubuntu), Windows Server
• Опыт настройки параметров безопасности Linux/Windows
• Знание правовых основ ИБ и стандартов в области ИБ
• Будет плюсом опыт работы с требованиями законодательства по информационной безопасности (ПД, КИИ и тд)

Требования к кандидатам:

• Высшее образование, профиль ИБ, или профессиональная переподготовка
• Знание основных видов, методов и средств обеспечения ИБ
• Практический опыт настройки и администрирования СЗИ
• Опыт администрирования серверных ОС Linux (RHEL, Debian, Ubuntu), Windows Server
• Опыт настройки параметров безопасности Linux/Windows
• Знание правовых основ ИБ и стандартов в области ИБ
• Будет плюсом опыт работы с требованиями законодательства по информационной безопасности (ПД, КИИ и тд)

Условия:

• Оформление в соответствии с ТК РФ, белая з/п
• ДМС со стоматологией, кафе на территории, собственный бизнес-центр и производство
• Созданы условия для профилактики коронавируса и защиты работников
• м. Аэропорт и платф. Гражданская (МЦД) шаговая доступность

Обязанности:

• разработка и поддержка верификационного окружения (testbench, scoreboard, coverage);
• создание и оптимизация тестовых сценариев (constrained-random, directed tests);
• анализ функционального покрытия (functional/code coverage) и улучшение тестов;
• выявление и отладка RTL-ошибок, взаимодействие с RTL-инженерами;
• работа с протоколами (AMBA AXI/AHB/APB, PCle, Ethernet, DDR, USB и др.);
• автоматизация процессов (python/TCL/bash).

Требования к кандидатам:

Для уровня Middle:

• высшее образование, опыт верификации цифровых блоков от 2-х лет;
• SystemVerilog, UVM;
• Xcelium, VCS, Questa);
• constrained-random verification, assertions, coverage-driven verification;
• Python/TCL для автоматизации;
• английский-чтение технической документации.

Для уровня Senior:

• опыт верификации цифровых блоков от 4-х лет, включая lead-роли;
• глубокое знание SystemVerilog, UVM;
• опыт построения сложных тестовых сред (multi-agent testbenches);
• глубокое знание протоколов (AXI, PCle, Ethernet, DDR, USB и др.);
• опыт менторства junior/middle инженеров;
• английский-чтение технической документации.
• знание C/C++ для высокоуровневого моделирования;
• опыт работы с GLS (Gate-Level Simulation);
• участие в полном цикле разработки SoC (от спецификации до tape-out).

Будет плюсом:

• знание C/C++ для высокоуровневого моделирования;
• опыт работы с GLS (Gate-Level Simulation);
• участие в полном цикле разработки SoC (от спецификации до tape-out).

Условия:

• Оформление в соответствии с ТК РФ, белая з/п, по результату собеседования.
• ДМС со стоматологией, кафе на территории, собственный бизнес-центр и производство.
• Созданы условия для профилактики короновируса и защиты работников.
• М. Аэропорт и платф. Гражданская (МЦД) – шаговая доступность.